脉冲计数器信号利用FPGA进行高速可变周期脉冲发生器设计

脉冲计数器信号利用FPGA进行高速可变周期脉冲发生器设计

时间:2011-12-02 点击:
批评新闻线索邮箱Dallas Semiconductor推出四款串行实时时钟微软亚洲中国张宏江和微软亚洲工程院:研发的“二传手”白炽灯灯泡温州解读温州LED照明产业商机台湾芯片政府台湾考虑允许在中国大陆设立先进芯片厂电感器电流器件Vishay推出DCR容差为3%的业界首款超薄、高电流IFLP系列电感器有FUJI GPX 一问题请教大家?美国半导体设备美国国家半导体推出用于手持个人设备的芯片组解决方案太阳能价格电网行业分析家对2013年太阳能达到电网平价表示乐观微软的中年危机(五)
1 概括

要求改变脉冲周期和输出脉冲个数的脉冲输出电路模块在许多工业领域都有运用。采用数字器件设计周期和输出个数可调节的脉冲发生模块是方便可行的。为了使之具有高速、灵活的优点,本文采用atelra公司的可编程芯片FPGA设计了一款周期和输出个数可变的脉冲发生器。经过板级调试获得良好的运行效果。

  2 总体设计思路

  脉冲的周期由高电平持续时间与低电平持续时间共同构成,为了改变周期,采用两个计数器来分别控制高电平持续时间和低电平持续时间。计数器采用可并行加载初始值的n位减法计数器。设定:当要求的高电平时间以初始值加载到第一个减法器中后,减法器开始减计数,计数到零时自动停止,同时启动第二个记录低电平持续时间的计数器计时。当第二个减法计数器也减计到零时,计数器自动停止。这样就完成一个脉冲的输出,而这个脉冲的周期控制完全可以在计数器的初始值中进行有效的设定.以达到脉冲周期可调的目的。为了控制脉冲个数的输出,在脉冲输出通道上设计一个数量控制计数器,对脉冲个数进行计数,当计到要求输出的个数时.完成输出并给出一个done信号作为该模块工作完成的标志信号。封装好的脉冲发生器设计 框图如图l所示。

脉冲发生原理图

  引脚信号说明:

start信号:启动信号。
reset,信号:系统复位信号。
clock信号:系统时钟信号。
high信号:高电平持续时间初值。
low信号:低电平持续时间初值。
num信号:个数控制寄存器初始值。
output信号:脉冲输出信号。初始化时为低。
done信号:脉冲输出完的标志信号。

  3 高低电平计时器设计

  3.1 设计方法

  为了产生所需要时间的高电平,可以利用一个可预置数的减法计数器来达到目的,计数器设计分为两个部分,一部分是可预置数的自控制减法计数器:另一部分是减法计数器工作完成后的检测系统,检测到计数器工作完成后输出一个时钟周期宽的脉冲作为该计数器工作完成信号,并可作为下一个计数器工作的启动信号。原理框图如图2所示。

自控制减法计数器模块原理图


美元美分公司中芯回归A股时间未定明年开支不超7亿美元半导体美元平板Gartner:2011年半导体市场将增长4.6%三星纳米南亚DRAM供需待调整 2011年下半走向平衡产业链工业轴承黑龙江借探月东风发展元器件产业TD-SCDMA大唐芯片大唐控股入主中芯国际 加速TD布局程序问题,望高手指教功耗器件路径ADI推出AD9963和AD9961新款12位和10位混合信号前端MxFE降幅价格国家统计局专家预计:6月CPI继续低谷徘徊PPI降幅扩大至7.5%左右处理器微软系列中星微推出最新型PC摄像处理器

0.37377500534058 s